This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

⑯日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平3-173471

@int.Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)7月26

27/118 H 01 L H 05 K

6921-5E 8225-5F D

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (全4頁

の発明の名称

咡

@¥£

マスタスライス方式LSIの配線構造

類 平1-312541 **②**特

平1(1989)12月1日 ②出

多和日 睤 老 ②発

茂芳

夑

東京都港区芝5丁區33番1号 日本電気株式会社内

石川県石川郡錦来町安隆寺1番地 北陸日本電気ソフト

エア株式会社内

日本電気株式会社 砂出。

②出 願

北陸日本電気ソフトウ

エア株式会社

牧

弁理士 河原 純一 例代 理 人

東京都港区芝5丁目7番1号

石川県石川郡鶴来町安養寺 I 番地

1. 発明の名称

マスタスライス方式しSIの配線構造

2. 特許請求の韓国

墾直方向および水平方向の配線格子が定義され 大邪1の配線層および第2の配線層と、

これら第1の配線圏および第2の配線圏に定数 された亜直方向および水平方向の配線格子の各格 予点の対角を結ぶ解めの配鎖指子が定義された節 3の記録器と

を有することを特徴とするマスタスライス方式 L5:の配線構造。

3. 発明の詳細な説別

(延巣上の利用分野)

本発明はマスクスライス方式し51の配網構造 に関し、特に配線工程以前のマスクを共通とし配 採に関すをマスクのみを品超ごとに設計製作して りらりを作成するマスタスライス方式LSIの駅

健康、この種のマスタスライス方式LSIの& 線構造では、すべての配線層の配線格子が残酷方 剛および水平方向に定義されていた(参考文献: 『福瑾波瀾のCAD』,情報処理学会,昭和56 年3月20日発行)。

いた、無2回に示すように、単立方向格子間隔 および水平方向稳字間隔をともにせとしたときに 鼠線ネットの猫子し1および帽子し2間の鼠線長 が高速動作を必要とするしち1の遅延時間等の制 物を満足するために 8 d以内であるという断限が ある場合を例にとって説別すると、端子11およ び端子(2回を結ぶ直線の角度が0度または30 皮に近いものから順に第1の記録内3および第2 の配線際2を飼いて配線する配線処理を行った箱 果、寒る関に示すように、配線機器101と配線 超路102とによって端子t1および端子L2間 の記録が延回させられ、配線点!2gの燃線経路 281が得られたときに、従来のマスタスライス

特開平3~173471(2)

して、他の配線を移動したりプロックの配置位置

を変更したりすることなしに、比較的容易に配線

長の個数を行うことができるマスタスライス方式

本発明のマスクスライス方式し31の配線推進 は、垂直方向および水平方向の配線格子が定義さ

しら「の配線構造を提供することにある。 (課題を超決するための手段)

線経路(11および112を得ることにより、制限を端大寸配線長8dの配線経路211を例でいた。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの銀軽時勤等の制約を場足するために設定された配線是に制限がある配線ネットの配線において配線処理後にその制限が終れされなかった場合に、制限を清たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に必大な工数を関するという欠点がある。

また、配線の修正を行っても配線長の引限を納 たすことができなかった場合には、ブロックの配 関絶正等を行って配線処理をやり直す必要があり、 きるに処理時間が増火するという欠点がある。

本発明の目的は、上述の点に散み、第1の民報 随および第2の配線層に定義された垂直方向およ び水平均向の配線格子の各格子点の対角を結ぶ額 めの配線格子が定義された第3個の配線隔を利用

記線処理 れた第1の能物圏および第2の配線圏と、これら 、制限を 第1の配線圏および第2の配線圏に定義された重 させて配 直方向および水平方向の配線協子の各協子点の対 の修正に 角を結ぶ終めの配線協子が定義された第3の配線 西とを存する。

(作用)

本発明のマスクスライス方式しち i の配線構造では、第1の配線層および第2の配線層に進直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に芝張された竪直方向および水平方向の配線格子の各格子点の対角を絡み掛めの配線格子が定義される。

(実路例)

次に、本発明について辺面を参照して詳細に説明する。

第1回は、本領羽の一実施例に係るマスタスライス方式し51の配線構造を示す図である。 本実施例のマスクスライス方式し51の配線構造は、 企直方向および水平方向の配線格子が定義された 第1の配線層1 および第2の配線層 2と、第1の 配線圏 1 および第2の配線層 2と、第1の 配線圏 1 および第2の配線層 2 に 連発された 熟資 方向および水平方向の配線層 7 に 連発された 熟資 方向および水平方向の配線層 7 に 連発された 熱 3 の配線層 る結 4 科めの配線格子が定義された 熱 3 の配線層 3 とから構成されている。

次に、このように構成された水安粧例のマスタ スライス方式 LSIの配領構造における配板過程 について、第2個~群4図を参照しながら異称的 に説明する。

第2回に栄すように、性証方向格予開格および 水平方知格予開格をともにはとしたときに組织ネットの能で、1 および漁予、2 隣の配紙長が高速 動作を必要とする1 S 1 の返延時間等の別約を構 足するために8 4 以内であるという剝段がある場 会を例にとって説明すると、漢字(1 および終子 : 2 関を時半値線の角度が0 使または9 0 度に近 いものから期に第1 の配級層1 および第2 の配級 第2を用いて配線する配級処理を行った結果、第 3 図に示すように、配級機器1 0 1 と配級送路1 0 2 とによって端子! 1 および端子! 2 間の配線 が迂回させられ、配線 4 1 2 6 の配線 2 3 1 が得られたときに、第4 1 四に示すように、端子! 1 および端子; 2 の位置に舞りの配線層1 および終る よび端子; 2 の位置に舞りの配線層1 および終る の配線層3 間のスルーケール2 3 1 むよび2 3 2 を算装し、端子! 1 および端子! 2 間を第3 の配 線層3を用いて斜めの配線を行うことにより、削 限を増たす配線及

$$z = \sqrt{(4 d)^{2} + (4 d)^{2}}$$

$$= 4\sqrt{2} d$$

の配線経路221を得ることができる。

(発明の効果)

以上執明したように本発明は、高速動作を必要 とするLSIの遅延時間等の制約を満足するため

特開平3-173471 (3)

に設定された配額長の精限に対して第1の配線層 および第2の記線層を見いて配線処理を行った後 に制限を冷たしていない配線を制限を満たすよう にするために第3層の配線層を利用することによ り、他の配題を移動したりブロックの配置位置を 変更したりすることなしに、比較的容易に配切員 の網繋を行うことができる効果がある。

4. 図面の簡単な説明

第1回は本発明の一変遊戯に係るマスタスライス方式しSiの配線構造を示す図。

第2 関は配数ネットのボ子ペアの一例を示す図、 第3 図は第1 の配線層および第2 の配線層を用 いた配線処理後の配線例を示す図、

第6回は第3の配線圏を用いて入事修正を行っ た後の配線筋を示す値、

第5回は第1の配線をおよび第2の配線器を用いて人手器正を行った後の配線例を示す図である。 図において、


1・・・緊1の転換器、

2・・・第2の転線層、

3 · · · 祭3 の配納磨、 i 0 f · i 0 2 · 2 2 f · 院線経路、 2 3 f · 2 3 2 · スルーホール、 t f · 6 2 · 端子である。


特許出限人 日 木 電 気 株 武 会 社 北阪日本電気ソフトウェア株式会社 武 理 人 弁 理 士 柯 服 総 一

第 1 図




ン 23の配験俗と現践された配額格子

第 2 図



特開平3-173471 (4)

第 4 図



◇ : 第1の配線刷の双子

□ ☆ 第1の組織海が4び第2の配盤層間のスルーホール

--- : 第1の配額値の配線パターン

・ 第2の祝藤隣の配録パターン


(2 232

231 221 101 102 231 62初 経路 221 62初 経路 0253 秋 63

- 第1の配板液シェび花3の配鉄層刷のメルーホール

♦ :第3の配数器の配数パターン

第5図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

H01L 27/118 H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected. and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Att mpts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$

$$= 4\sqrt{2} d$$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants

Figure 1

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney





Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.